EP1810LC-30 vs EP1810LC-35T तुलना
विस्तृत दोनों ओर की तुलना EP1810LC-30 द्वारा Altera और EP1810LC-35T द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP1810LC-30 | EP1810LC-35T |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | Erasable Programmable Logic Device (EPLD) |
| Family | Altera Classic EPLD | — |
| Macrocells | 48 | — |
| Flip-Flops | 48 (one per macrocell) | — |
| Speed Grade (tPD) | 30 ns | — |
| सप्लाई वोल्टेज | 5 V (typical) | — |
| Technology | CMOS, low-power (LC) | CMOS |
| पैकेज | JLCC-68 (68-pin J-Lead ceramic chip carrier) | 68-pin PLCC (Plastic Leaded Chip Carrier) |
| Programming | Device programmer or JTAG | — |
| ऑपरेटिंग तापमान | [DATA_NEEDED: temperature grade] | 0 C to +70 C (Commercial) |
| Standby Current | [DATA_NEEDED: ICC standby] | — |
| पिन की संख्या | 68 | — |
| Number of I/O Pins | [DATA_NEEDED: I/O count] | — |
| Logic Blocks | 48 macrocells | — |
| RoHS स्थिति | unknown (legacy ceramic package) | Non-compliant (legacy PLCC product) |
| Device Family | — | EP1810 Classic EPLD |
| Usable Gates | — | 900 |
| Macro Cells | — | 48 |
| Pin-to-Pin Delay (tpd) | — | 35 ns |
| Maximum Frequency (fmax) | — | 28.6 MHz |
| Supply Voltage (Vcc) | — | 5 V |
| Logic Compatibility | — | 100% TTL emulation |
| Package Suffix | — | T = Tape and Reel |
| माउंटिंग प्रकार | — | Surface Mount (PLCC socket or direct solder) |
| Programming Method | — | UV-erasable (ceramic) / OTP (plastic); MAX+PLUS II |
| Logic Family Replacement Target | — | 74LS low-power Schottky TTL |