EP1SGX25FF1020I6N vs EP1SGX25FF1020I7 तुलना

विस्तृत दोनों ओर की तुलना EP1SGX25FF1020I6N द्वारा Altera और EP1SGX25FF1020I7 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP1SGX25FF1020I6N EP1SGX25FF1020I7
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete Obsolete
Manufacturer Altera (Intel) —
Series Stratix GX EP1SGX25
Family Stratix GX FPGA Stratix GX
Logic Elements (LE) 25,660 —
Number of LABs/CLBs 2,566 —
Total RAM Bits 1,944,576 —
User I/O Count 607 —
Supply Voltage - Core 1.425 V to 1.575 V —
ऑपरेटिंग तापमान -40 °C to +100 °C (Industrial) —
माउंटिंग प्रकार Surface Mount Surface Mount (FC-FBGA)
पैकेज / केस 1020-BBGA, FCBGA —
Supplier Device Package 1020-FBGA (33x33) —
Speed Grade 6 7 (highest production grade)
Process Node 0.13 µm —
Embedded Transceivers Stratix GX multi-gigabit transceivers (MGTs) Yes (Stratix GX feature)
RoHS स्थिति [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance]
Logic Cells — 25,660
Configurable Logic Blocks (CLBs) — 2,566
Process Technology — 130 nm CMOS
Core Supply Voltage — 1.5 V
पैकेज — FC-FBGA-1020 (Flip-Chip Fine-pitch BGA)
Number of Terminals / Balls — 1020
Terminal Form — Ball
Temperature Grade (suffix 'I') — Industrial
Terminal Pitch — [DATA_NEEDED: terminal pitch]
Combinatorial Delay per CLB — 9.48 ns (per Microchip USA listing)
Combinatorial Delay Variant — [DATA_NEEDED: tPD per CLB variant speed grade]
Maximum Internal Clock Frequency — [DATA_NEEDED: max Fmax in MHz per speed grade]
Configuration Method — SRAM-based (volatile, requires configuration at power-up)
MSL स्तर — [DATA_NEEDED: MSL level]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध