EP910DC-35 vs EP910DI-30 तुलना

विस्तृत दोनों ओर की तुलना EP910DC-35 द्वारा Altera और EP910DI-30 द्वारा Rochester Electronics. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP910DC-35 EP910DI-30
ब्रांड Altera Rochester Electronics
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete NRND
Device Type UV-Erasable CMOS PLD (PAL-type) —
Family Classic EPLD EP910 Classic EPLD (Altera EP910 series)
Architecture PAL-type sum-of-products AND-OR array —
Usable Gates 900 gates —
Macrocells 24 —
Product Terms 240 —
Dedicated Inputs 12 10
I/O Pins 24 —
Total Inputs 36 —
Propagation Delay (tpd) 35 ns 30 ns
अधिकतम क्लॉक फ़्रीक्वेंसी 37 MHz (typical, internal) —
Supply Voltage (Vcc) 4.75 V to 5.25 V (5 V nominal) —
ऑपरेटिंग तापमान 0 °C to +70 °C (commercial) -40C to +85C (industrial)
पैकेज 40-pin CDIP (Ceramic DIP) with quartz window CDIP-40 (ceramic DIP, 40-pin with UV window)
Lead Pitch 2.540 mm —
Termination Style Through-Hole —
Programming Method JEDEC fuse map via device programmer; UV erase —
Technology CMOS, UV-erasable EPROM cell CMOS, UV-erasable EPROM
RoHS स्थिति Non-compliant (ceramic DIP with Pb-bearing lead finish) [DATA_NEEDED: RoHS compliance status]
Lifecycle Obsolete / last-time-buy from authorized distributors —
Product Type — UV-Erasable Programmable Logic Device (EPLD)
Macrocell Count — 24
Maximum Toggle Frequency (fmax) — 62 MHz
Supply Voltage (VCC) — 5 V (single supply)
माउंटिंग प्रकार — Through-Hole (DIP)
Dedicated I/O Pins — 12 (12 input + 12 output)
Output Enable Pins — 2
पिन काउंट — 40
Programmable Logic Element — JEDEC fuse map (3rd-party programmer)
Manufacturer (Original) — Altera (now Intel PSG)
Current Distributor / Authorized Aftermarket — Rochester Electronics, LLC

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध