EP910DC-35 vs EP910DI-30 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP910DC-35 بذریعہ Altera اور EP910DI-30 بذریعہ Rochester Electronics. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP910DC-35 EP910DI-30
برانڈ Altera Rochester Electronics
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete NRND
Device Type UV-Erasable CMOS PLD (PAL-type) —
Family Classic EPLD EP910 Classic EPLD (Altera EP910 series)
Architecture PAL-type sum-of-products AND-OR array —
Usable Gates 900 gates —
Macrocells 24 —
Product Terms 240 —
Dedicated Inputs 12 10
I/O Pins 24 —
Total Inputs 36 —
Propagation Delay (tpd) 35 ns 30 ns
زیادہ سے زیادہ کلاک فریکوئنسی 37 MHz (typical, internal) —
Supply Voltage (Vcc) 4.75 V to 5.25 V (5 V nominal) —
آپریٹنگ درجہ حرارت 0 °C to +70 °C (commercial) -40C to +85C (industrial)
پیکیج 40-pin CDIP (Ceramic DIP) with quartz window CDIP-40 (ceramic DIP, 40-pin with UV window)
Lead Pitch 2.540 mm —
Termination Style Through-Hole —
Programming Method JEDEC fuse map via device programmer; UV erase —
Technology CMOS, UV-erasable EPROM cell CMOS, UV-erasable EPROM
RoHS اسٹیٹس Non-compliant (ceramic DIP with Pb-bearing lead finish) [DATA_NEEDED: RoHS compliance status]
Lifecycle Obsolete / last-time-buy from authorized distributors —
Product Type — UV-Erasable Programmable Logic Device (EPLD)
Macrocell Count — 24
Maximum Toggle Frequency (fmax) — 62 MHz
Supply Voltage (VCC) — 5 V (single supply)
ماؤنٹنگ ٹائپ — Through-Hole (DIP)
Dedicated I/O Pins — 12 (12 input + 12 output)
Output Enable Pins — 2
پن کی تعداد — 40
Programmable Logic Element — JEDEC fuse map (3rd-party programmer)
Manufacturer (Original) — Altera (now Intel PSG)
Current Distributor / Authorized Aftermarket — Rochester Electronics, LLC

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں