EP910DC-35 vs EP910DI-30 השוואה

השוואה מפורטת זה לצד זה של EP910DC-35 מאת Altera ו EP910DI-30 מאת Rochester Electronics. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EP910DC-35 EP910DI-30
מותג Altera Rochester Electronics
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete NRND
Device Type UV-Erasable CMOS PLD (PAL-type) —
Family Classic EPLD EP910 Classic EPLD (Altera EP910 series)
Architecture PAL-type sum-of-products AND-OR array —
Usable Gates 900 gates —
Macrocells 24 —
Product Terms 240 —
Dedicated Inputs 12 10
I/O Pins 24 —
Total Inputs 36 —
Propagation Delay (tpd) 35 ns 30 ns
תדר שעון מקסימלי 37 MHz (typical, internal) —
Supply Voltage (Vcc) 4.75 V to 5.25 V (5 V nominal) —
טמפרטורת פעולה 0 °C to +70 °C (commercial) -40C to +85C (industrial)
מארז 40-pin CDIP (Ceramic DIP) with quartz window CDIP-40 (ceramic DIP, 40-pin with UV window)
Lead Pitch 2.540 mm —
Termination Style Through-Hole —
Programming Method JEDEC fuse map via device programmer; UV erase —
Technology CMOS, UV-erasable EPROM cell CMOS, UV-erasable EPROM
סטטוס RoHS Non-compliant (ceramic DIP with Pb-bearing lead finish) [DATA_NEEDED: RoHS compliance status]
Lifecycle Obsolete / last-time-buy from authorized distributors —
Product Type — UV-Erasable Programmable Logic Device (EPLD)
Macrocell Count — 24
Maximum Toggle Frequency (fmax) — 62 MHz
Supply Voltage (VCC) — 5 V (single supply)
סוג הרכבה — Through-Hole (DIP)
Dedicated I/O Pins — 12 (12 input + 12 output)
Output Enable Pins — 2
מספר פינים — 40
Programmable Logic Element — JEDEC fuse map (3rd-party programmer)
Manufacturer (Original) — Altera (now Intel PSG)
Current Distributor / Authorized Aftermarket — Rochester Electronics, LLC

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר