EPM3064ALC44-10 vs EPM3064ALC44-10N तुलना

विस्तृत दोनों ओर की तुलना EPM3064ALC44-10 द्वारा Altera और EPM3064ALC44-10N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM3064ALC44-10 EPM3064ALC44-10N
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति NRND Obsolete
Family MAX 3000A —
Logic Elements / Macrocells 64 macrocells —
Number of Logic Array Blocks (LABs) 4 —
Usable Gates 1,250 1,250
Maximum User I/O Pins 34 —
Supply Voltage (VCCINT) 3.3 V 3.0 V to 3.6 V
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Counter Frequency (fCNT) 192.3 MHz —
Maximum Operating Frequency (fMAX) [DATA_NEEDED: fMAX internal] —
पैकेज 44-PLCC (J-Lead) 44-pin PLCC (LC44)
Process Technology 0.30 µm CMOS EEPROM —
Programmability In-system programmable (JTAG IEEE 1149.1) —
MultiVolt I/O 2.5V / 3.3V / 5.0V interface compatible —
ऑपरेटिंग तापमान 0°C to +70°C (commercial) [DATA_NEEDED: commercial / industrial grade]
RoHS स्थिति Compliant (lead-free L suffix indicates Pb-free package) Compliant
माउंटिंग प्रकार Surface Mount (PLCC socket compatible) Surface Mount (PLCC socket compatible)
Product Family — MAX 3000A
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 64
Logic Array Blocks (LABs) — 4
User I/O Pins — 34
Propagation Delay (tPD) — 10 ns
Maximum Counter Frequency — 227.3 MHz
I/O Bank Voltage (VCCIO) — 3.0 V to 3.6 V (MultiVolt)
Configuration Memory — CMOS EEPROM
In-System Programmability — Yes (IEEE 1149.1 JTAG, IEEE 1532 compliant)
Open-Drain Output Option — Yes (per I/O pin)
Output Slew-Rate Control — Programmable

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध