EPM5032DC vs EPM5032DC-25 तुलना

विस्तृत दोनों ओर की तुलना EPM5032DC द्वारा Altera और EPM5032DC-25 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM5032DC EPM5032DC-25
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete NRND
Family MAX 5000 —
Device Type EPLD (Erasable Programmable Logic Device) UV Erasable Programmable Logic Device (EPLD)
Macrocells 32 32
Logic Array Blocks (LABs) 1 —
पैकेज DIP-24 (ceramic, windowed) CDIP-28 (Windowed Ceramic DIP-28)
Speed Grade DC (commercial) —
ऑपरेटिंग तापमान 0C to +70C [DATA_NEEDED: operating temperature range]
Technology Bipolar EPROM, UV-erasable —
Programmable Logic Elements AND array + fixed OR array per macrocell —
Configuration Memory EPROM (UV-erasable via package window) —
माउंटिंग प्रकार Through-hole (DIP) —
पिन काउंट 24 —
RoHS स्थिति [DATA_NEEDED: RoHS status] Lead Free / RoHS Compliant (per distributor listings)
Programming Tool Altera MAX+PLUS II / A+PLUS legacy —
लाइफसाइकिल स्थिति Obsolete (mature legacy) —
Manufacturer — Altera (Intel Programmable Solutions Group)
Product Family — MAX 5000
Pin-to-Pin Propagation Delay (tPD) — 25 ns
Maximum Counter Frequency (fCNT) — [DATA_NEEDED: maximum counter frequency]
Setup Time (tSU) — [DATA_NEEDED: setup time]
Number of Dedicated Inputs — 32 (in DIP-28 pinout)
Number of I/O Pins — 22 (in DIP-28 pinout, 4 used as dedicated inputs)
Process Technology — CMOS, EPROM (UV-Erasable)
Architecture — PAL-Type, Single-LAB, 32-Macrocell
Output Structure — Programmable I/O with output enable
Flip-Flop Configuration — D, T, JK, or SR (programmable)
Programming Method — UV erase + Altera/Intel MAX+PLUS II programmer
Erasure Method — UV light through ceramic window

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध