EPM5032DC vs EPM5032DC-25 So sánh

So sánh chi tiết song song của EPM5032DC bằng Altera và EPM5032DC-25 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5032DC EPM5032DC-25
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family MAX 5000 —
Device Type EPLD (Erasable Programmable Logic Device) UV Erasable Programmable Logic Device (EPLD)
Macrocells 32 32
Logic Array Blocks (LABs) 1 —
Hộp DIP-24 (ceramic, windowed) CDIP-28 (Windowed Ceramic DIP-28)
Speed Grade DC (commercial) —
Nhiệt độ hoạt động 0C to +70C [DATA_NEEDED: operating temperature range]
Technology Bipolar EPROM, UV-erasable —
Programmable Logic Elements AND array + fixed OR array per macrocell —
Configuration Memory EPROM (UV-erasable via package window) —
Kiểu lắp đặt Through-hole (DIP) —
Số chân 24 —
Trạng thái RoHS [DATA_NEEDED: RoHS status] Lead Free / RoHS Compliant (per distributor listings)
Programming Tool Altera MAX+PLUS II / A+PLUS legacy —
Trạng thái vòng đời Obsolete (mature legacy) —
Manufacturer — Altera (Intel Programmable Solutions Group)
Product Family — MAX 5000
Pin-to-Pin Propagation Delay (tPD) — 25 ns
Maximum Counter Frequency (fCNT) — [DATA_NEEDED: maximum counter frequency]
Setup Time (tSU) — [DATA_NEEDED: setup time]
Number of Dedicated Inputs — 32 (in DIP-28 pinout)
Number of I/O Pins — 22 (in DIP-28 pinout, 4 used as dedicated inputs)
Process Technology — CMOS, EPROM (UV-Erasable)
Architecture — PAL-Type, Single-LAB, 32-Macrocell
Output Structure — Programmable I/O with output enable
Flip-Flop Configuration — D, T, JK, or SR (programmable)
Programming Method — UV erase + Altera/Intel MAX+PLUS II programmer
Erasure Method — UV light through ceramic window

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá