EPM5064LI vs EPM5064JC तुलना
विस्तृत दोनों ओर की तुलना EPM5064LI द्वारा Altera और EPM5064JC द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM5064LI | EPM5064JC |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | CPLD (Complex Programmable Logic Device) | EPLD (Erasable PLD) |
| Macrocells | 64 | 64 |
| Logic Array Blocks (LABs) | 4 | — |
| Number of Terminals | 44 | — |
| Package Code | QCCJ (PLCC-44, J-bend) | — |
| Package Shape | Square | — |
| Configuration Memory | UV-Erasable / OTP (EPROM-based) | EPROM (UV-erasable window or OTP) |
| Supply Voltage (VCC) | 4.5 V to 5.5 V | 5 V (typical, 4.75 V - 5.25 V range) |
| Operating Temperature Grade | Industrial | — |
| अधिकतम क्लॉक फ़्रीक्वेंसी | 33.3 MHz | — |
| Propagation Delay (tPD) | 55 ns (typical) | — |
| I/O Pins | 28 bidirectional | — |
| Dedicated Inputs | 7 | — |
| Total User Inputs | 36 | — |
| Process Technology | 1-micron EPIC CMOS | — |
| Latch-up Immunity | 500 mA typical at 125 C | — |
| माउंटिंग प्रकार | Surface Mount | Surface Mount (socketed) |
| RoHS स्थिति | [DATA_NEEDED: confirm RoHS status - legacy Altera part] | [DATA_NEEDED: RoHS compliance] |
| Usable Gates | — | 1,250 (approx.) |
| Logic Array Inputs | — | 36 |
| Logic Array Outputs | — | 64 |
| पैकेज | — | 68-pin PLCC (JEDEC) |
| I/O Logic Level | — | TTL / CMOS compatible |
| ऑपरेटिंग तापमान | — | [DATA_NEEDED: operating temperature grade] |
| Pin-to-Pin Delay (tPD) | — | [DATA_NEEDED: specific tPD grade value] |
| Maximum Frequency (fMAX) | — | [DATA_NEEDED: fCNT grade value] |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| MSL स्तर | — | [DATA_NEEDED: MSL rating] |
| Programming Tool | — | Altera MAX+PLUS II / Quartus II (legacy device support) |