EPM5192JC-ES vs EPM5192JC68 तुलना
विस्तृत दोनों ओर की तुलना EPM5192JC-ES द्वारा Intel और EPM5192JC68 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM5192JC-ES | EPM5192JC68 |
|---|---|---|
| ब्रांड | Intel | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | NRND |
| Device Family | MAX 5000 | MAX 5000 |
| Device Type | CPLD (EPLD) | — |
| Macrocells | 192 | — |
| Logic Array Blocks (LABs) | 12 | — |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| Configuration Memory | EPROM (UV-erasable, one-time programmable for JC-ES) | UV-Erasable EPROM |
| पैकेज | 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) | — |
| माउंटिंग प्रकार | Surface Mount | Surface Mount (PLCC socket compatible) |
| Technology | CMOS | — |
| Programming | Altera MAX+PLUS II or compatible programmer | — |
| ऑपरेटिंग तापमान | [DATA_NEEDED: operating temperature range for ES grade] | 0C to 70C (commercial, JC suffix) |
| सप्लाई वोल्टेज | [DATA_NEEDED: VCC nominal] | [DATA_NEEDED: VCC] |
| User I/O Pins | [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] | 76 |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| MSL स्तर | [DATA_NEEDED: MSL rating] | — |
| Note | Datasheet source: Altera MAX 5000 family document, 52 pages | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Logic Elements / Macrocells | — | 192 macrocells |
| पिन की संख्या | — | 68 |
| Package Type | — | PLCC-68 (J-Lead) |
| Pin-to-Pin Delay (tPD) | — | [DATA_NEEDED: tPD] |
| Maximum Frequency (fMAX) | — | [DATA_NEEDED: fMAX] |
| Programmable Interconnect | — | Programmable Logic Array + Macrocells |
| Dedicated Inputs | — | 12 |
| Clock Pins | — | 4 dedicated |
| Programming Tool | — | MAX+PLUS II (legacy) |