EPM5192LC-2N vs EPM5192JC-2 तुलना
विस्तृत दोनों ओर की तुलना EPM5192LC-2N द्वारा Altera और EPM5192JC-2 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM5192LC-2N | EPM5192JC-2 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Family | MAX 5000 | — |
| Macrocells | 192 | 192 |
| Flip-Flops | 192 | — |
| Logic Elements | 192 macrocells (PAL/GAL-style AND-OR array) | — |
| Package Type | LC (ceramic J-leaded, windowed UV-erasable package family) | — |
| Speed Grade | -2 (tPD approximately 25 ns) | — |
| Propagation Delay (typical) | 25 ns | — |
| सप्लाई वोल्टेज | 5 V (typical) | — |
| Programmability | UV-erasable EPROM cell | — |
| माउंटिंग प्रकार | Surface Mount (LC package) | Surface Mount |
| ऑपरेटिंग तापमान | Commercial (0C to +70C) - inferred from speed-grade -2 designation | — |
| RoHS स्थिति | Compliant (per -N lead-free suffix) | [DATA_NEEDED: RoHS compliance] |
| Lead-Free | Yes (per -N suffix) | — |
| Architecture | Programmable Logic Array (PLA) with global PIA | — |
| Programming Interface | Altera programming hardware (MAX+PLUS II / ByteBlaster compatible) | — |
| Device Family | — | MAX 5000 |
| Product Type | — | UV-erasable Programmable Logic Device (PLD) |
| Logic Array Blocks (LABs) | — | 12 |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| User I/O Pins | — | 64 |
| Dedicated Inputs | — | 7 |
| External Clock Inputs | — | 1 |
| Propagation Delay (tPD) | — | 45 ns |
| अधिकतम क्लॉक फ़्रीक्वेंसी | — | 40 MHz |
| Process Technology | — | CMOS |
| पैकेज | — | 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) |
| Number of Terminals | — | 84 |
| Programming Method | — | UV-erase / EPROM |
| ऑपरेटिंग तापमान रेंज | — | [DATA_NEEDED: operating temperature range] |