EPM5192LI-1 vs EPM5192JI-2 तुलना
विस्तृत दोनों ओर की तुलना EPM5192LI-1 द्वारा Altera और EPM5192JI-2 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM5192LI-1 | EPM5192JI-2 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (UV-Erasable/OTP Complex PLD) | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | 3,750 | 5000 |
| Macrocells | 192 | 192 |
| Maximum Toggle Frequency | 40 MHz | — |
| सप्लाई वोल्टेज | 5 V | 5 V (typical) |
| Propagation Delay (tPD) | [DATA_NEEDED: tPD in ns at -1 grade] | — |
| User I/O Pins | [DATA_NEEDED: user I/O count for JLCC variant] | — |
| Package Type | JLCC (windowed, ceramic, UV-erasable) | — |
| Process Technology | CMOS EPROM, UV-erasable | CMOS EPROM |
| Speed Grade | -1 | -2 |
| ऑपरेटिंग तापमान | [DATA_NEEDED: industrial vs military range] | 0C to +70C (commercial) |
| पिन काउंट | [DATA_NEEDED: pin count of LI package] | — |
| माउंटिंग प्रकार | Surface Mount (JLCC with J-leads) | Surface Mount |
| MSL स्तर | [DATA_NEEDED: MSL level] | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS status of ceramic LI variant] | Non-compliant (ceramic JLCC, contains lead) |
| Lead Free | [DATA_NEEDED: lead-free] | — |
| Programmable Interconnect | Programmable Interconnect Array (PIA) | — |
| Architecture | EEPROM/EPROM-based, non-volatile, instant-on | Sum-of-products with Programmable Interconnect Array (PIA) |
| Dedicated Inputs | — | 12 |
| Flip-Flops | — | 192 |
| पैकेज | — | JLCC-68 (J-Lead Ceramic) |
| Programming Technology | — | UV-Erasable EPROM |
| लाइफसाइकिल स्थिति | — | Obsolete (legacy Altera MAX 5000 family) |