EPM5192LI-1 vs EPM5192JI-2 So sánh
So sánh chi tiết song song của EPM5192LI-1 bằng Altera và EPM5192JI-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192LI-1 | EPM5192JI-2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (UV-Erasable/OTP Complex PLD) | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | 3,750 | 5000 |
| Macrocells | 192 | 192 |
| Maximum Toggle Frequency | 40 MHz | — |
| Điện áp cung cấp | 5 V | 5 V (typical) |
| Propagation Delay (tPD) | [DATA_NEEDED: tPD in ns at -1 grade] | — |
| User I/O Pins | [DATA_NEEDED: user I/O count for JLCC variant] | — |
| Package Type | JLCC (windowed, ceramic, UV-erasable) | — |
| Process Technology | CMOS EPROM, UV-erasable | CMOS EPROM |
| Speed Grade | -1 | -2 |
| Nhiệt độ hoạt động | [DATA_NEEDED: industrial vs military range] | 0C to +70C (commercial) |
| Số chân | [DATA_NEEDED: pin count of LI package] | — |
| Kiểu lắp đặt | Surface Mount (JLCC with J-leads) | Surface Mount |
| Cấp MSL | [DATA_NEEDED: MSL level] | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status of ceramic LI variant] | Non-compliant (ceramic JLCC, contains lead) |
| Lead Free | [DATA_NEEDED: lead-free] | — |
| Programmable Interconnect | Programmable Interconnect Array (PIA) | — |
| Architecture | EEPROM/EPROM-based, non-volatile, instant-on | Sum-of-products with Programmable Interconnect Array (PIA) |
| Dedicated Inputs | — | 12 |
| Flip-Flops | — | 192 |
| Hộp | — | JLCC-68 (J-Lead Ceramic) |
| Programming Technology | — | UV-Erasable EPROM |
| Trạng thái vòng đời | — | Obsolete (legacy Altera MAX 5000 family) |