EPC8QC100 vs EPC2TC32V 比較

詳細な並列比較: EPC8QC100 メーカー: Altera および EPC2TC32V メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC8QC100 EPC2TC32V
ブランド Altera Altera
カテゴリ Memory ICs Memory ICs
ライフサイクル状態 Obsolete NRND
在庫状況 In Stock In Stock
単価(USD) $17.50 $9.20
メモリタイプ Configuration PROM (Flash-based) In-System Programmable Configuration PROM
メモリサイズ 8 Mbit 1.6 Mbit
Flash Access Time 90 ns (~10 MHz) —
Configuration Bus Width 16-bit (DQ[]) —
Configuration Bandwidth Up to 160 Mbps —
Decompression Support Yes (Altera proprietary) —
Supported Configuration Modes FPP, PS, AS (FPGA-dependent) —
ISP Interface JTAG (IEEE 1149.1) —
電源電圧 3.3 V —
動作温度 0C to +70C (Commercial) 0 C to +70 C (commercial)
パッケージ 100-Pin PQFP (20 x 14 mm) 32-pin TQFP (7 mm x 7 mm)
実装タイプ Surface Mount Surface Mount
Compatible FPGA Families Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K APEX 20K, APEX II, FLEX 10K/10KE, ACEX 1K, Cyclone (original), Stratix (original)
RoHS ステータス [DATA_NEEDED: RoHS compliance] Compliant
Lead Free [DATA_NEEDED: lead-free status] —
メモリ構成 — x8 (configurable serial/parallel output)
Supply Voltage (VCC) — 3.0 V to 3.6 V (3.3 V nominal)
I/O Voltage Tolerance — 5 V tolerant
インターフェース — Passive Serial (PS), Passive Parallel Async (PPA), Passive Parallel Sync (PPS), JTAG ISP
Programming Method — In-system via JTAG (IEEE 1149.1)
Cascadable — Yes (multiple EPC2s daisy-chain for larger bitstreams)
MSLレベル — [DATA_NEEDED: MSL level]
Configuration Hand-shake Pins — nCONFIG, nSTATUS, CONF_DONE, DCLK
Lead-Free — Yes

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼