EP910DI-35 vs EP910DC-35 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP910DI-35 بذریعہ Altera اور EP910DC-35 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP910DI-35 EP910DC-35
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت فعال Obsolete
Product Type EPLD (Erasable Programmable Logic Device) —
Family Altera Classic EPLD Classic EPLD EP910
Macrocells 24 24
Usable Gates 450 900 gates
Propagation Delay (tPD) 35 ns —
Maximum Toggle Frequency (fCNT) 28.6 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Supply Current (ICC) 40 mA typical —
Dedicated Inputs 10 12
Bidirectional I/O Pins 20 —
Total Pins 40 —
پیکیج CDIP-40 (Ceramic DIP with UV window) 40-pin CDIP (Ceramic DIP) with quartz window
ماؤنٹنگ ٹائپ Through-Hole —
آپریٹنگ درجہ حرارت -40C to +85C (industrial) 0 °C to +70 °C (commercial)
Technology CMOS, UV-erasable EPROM CMOS, UV-erasable EPROM cell
Programming Method EPROM programmer + JEDEC fuse map JEDEC fuse map via device programmer; UV erase
Erasure Method UV light through quartz window —
RoHS اسٹیٹس [DATA_NEEDED: RoHS status - ceramic CDIP legacy parts are typically non-compliant unless specified] Non-compliant (ceramic DIP with Pb-bearing lead finish)
Logic Family PAL-type AND/OR array with D flip-flops —
Manufacturer Original Altera; long-term authorized by Rochester Electronics, LLC —
Device Type — UV-Erasable CMOS PLD (PAL-type)
Architecture — PAL-type sum-of-products AND-OR array
Product Terms — 240
I/O Pins — 24
Total Inputs — 36
Propagation Delay (tpd) — 35 ns
زیادہ سے زیادہ کلاک فریکوئنسی — 37 MHz (typical, internal)
Supply Voltage (Vcc) — 4.75 V to 5.25 V (5 V nominal)
Lead Pitch — 2.540 mm
Termination Style — Through-Hole
Lifecycle — Obsolete / last-time-buy from authorized distributors

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں