EP910JM-40 vs EP910DC-35 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910JM-40 بذریعہ Altera اور EP910DC-35 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910JM-40 | EP910DC-35 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Device Family | Altera Classic EPLD | — |
| Series | EP910 | — |
| Logic Type | EPLD (UV-Erasable PAL-type) | — |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | 12 |
| I/O Lines | 24 | — |
| Total Inputs (max) | 36 | — |
| Total Outputs (max) | 24 | — |
| Product Terms | 240 | 240 |
| External Clock Inputs | 2 | — |
| Propagation Delay (tPD) | 40 ns | — |
| Process Technology | CMOS | — |
| پیکیج | JLCC-28 (windowed ceramic, J-lead) | 40-pin CDIP (Ceramic DIP) with quartz window |
| ماؤنٹنگ ٹائپ | Surface Mount | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status - UV-windowed ceramic package typically not RoHS compliant] | Non-compliant (ceramic DIP with Pb-bearing lead finish) |
| Programming Method | UV erase + EPROM programmer | JEDEC fuse map via device programmer; UV erase |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) [DATA_NEEDED: confirm grade] | 0 °C to +70 °C (commercial) |
| Device Type | — | UV-Erasable CMOS PLD (PAL-type) |
| Family | — | Classic EPLD EP910 |
| Architecture | — | PAL-type sum-of-products AND-OR array |
| Usable Gates | — | 900 gates |
| I/O Pins | — | 24 |
| Total Inputs | — | 36 |
| Propagation Delay (tpd) | — | 35 ns |
| زیادہ سے زیادہ کلاک فریکوئنسی | — | 37 MHz (typical, internal) |
| Supply Voltage (Vcc) | — | 4.75 V to 5.25 V (5 V nominal) |
| Lead Pitch | — | 2.540 mm |
| Termination Style | — | Through-Hole |
| Technology | — | CMOS, UV-erasable EPROM cell |
| Lifecycle | — | Obsolete / last-time-buy from authorized distributors |