EP910PI-12T vs EP910PI-15T موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910PI-12T بذریعہ Altera اور EP910PI-15T بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910PI-12T | EP910PI-15T |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | NRND | Obsolete |
| Family | Altera Classic EPLD | Altera Classic EPLD (EP910 series) |
| Macrocells | 24 | 24 |
| Propagation Delay (tPD) | 12 ns | 15 ns max (speed grade -15) |
| Maximum Operating Frequency | 76.9 MHz | — |
| Logic Gates | [DATA_NEEDED: logic gate count] | — |
| Supply Voltage (VCC) | 5 V (4.75 V min, 5.25 V max) | — |
| I/O Pins | 24 | 24 |
| Dedicated Inputs | 12 | 12 |
| External Clock Inputs | 2 | — |
| Outputs | 24 | — |
| Terminals / Pin Count | 44 (PDIP-40 package pinout with NC pins) | — |
| پیکیج | 40-pin PDIP (Plastic DIP) | 40-pin PDIP (Plastic DIP, R-PDIP-T40) |
| Process Technology | CMOS | — |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | [DATA_NEEDED: industrial/commercial temp range] |
| Programmable Technology | UV-erasable EPROM | — |
| Programming Interface | JEDEC-standard | — |
| RoHS اسٹیٹس | Non-compliant (legacy PDIP package, contains lead) | [DATA_NEEDED: original Altera part; likely non-RoHS as 5V PDIP] |
| لائف سائیکل کی حالت | NRND / EOL (mature legacy product) | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Logic Blocks | — | 6 LABs of 4 macrocells each (Classic architecture) |
| سپلائی وولٹیج | — | 4.5 V to 5.5 V (5 V nominal) |
| Technology | — | CMOS EEPROM (electrically erasable) |
| ماؤنٹنگ ٹائپ | — | Through-Hole |
| Output Drive Current | — | [DATA_NEEDED: per-pin DC output current, mA] |
| Programming | — | JEDEC-standard, serial/parallel programmer |