EP910PI-15T vs EP910PI-20 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP910PI-15T بذریعہ Altera اور EP910PI-20 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP910PI-15T EP910PI-20
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family Altera Classic EPLD (EP910 series) —
Macrocells 24 24
Dedicated Inputs 12 12
I/O Pins 24 —
Logic Blocks 6 LABs of 4 macrocells each (Classic architecture) —
سپلائی وولٹیج 4.5 V to 5.5 V (5 V nominal) —
Propagation Delay (tPD) 15 ns max (speed grade -15) 20 ns
Technology CMOS EEPROM (electrically erasable) CMOS EPROM (UV-erasable windowed variants available)
پیکیج 40-pin PDIP (Plastic DIP, R-PDIP-T40) PDIP-40 (PI suffix)
ماؤنٹنگ ٹائپ Through-Hole Through-Hole
Output Drive Current [DATA_NEEDED: per-pin DC output current, mA] —
آپریٹنگ درجہ حرارت [DATA_NEEDED: industrial/commercial temp range] -40C to +85C (industrial)
Programming JEDEC-standard, serial/parallel programmer —
RoHS اسٹیٹس [DATA_NEEDED: original Altera part; likely non-RoHS as 5V PDIP] unknown
Device Family — Altera Classic EPLD Family
Supply Voltage (VCC) — 5 V (+/- 5%)
Configuration Method — Non-volatile EPROM (no boot PROM required)
Bidirectional I/O Pins — 24
Maximum Counter Frequency — 125 MHz
Output Drive Current (IOL) — 24 mA (TTL-compatible)
Programmable Polarity — Yes (XOR gate per macrocell)
Macrocell Flip-Flop — Yes (D-type, programmable)
Power Dissipation — [DATA_NEEDED: typical power dissipation in mW]
Programming Interface — JEDEC file via Altera programming hardware
MIL-STD-883 Variant — EP910DM/883B (separate part number)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں