EP910PI-15T vs EP910PI-20 So sánh

So sánh chi tiết song song của EP910PI-15T bằng Altera và EP910PI-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910PI-15T EP910PI-20
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family Altera Classic EPLD (EP910 series) —
Macrocells 24 24
Dedicated Inputs 12 12
I/O Pins 24 —
Logic Blocks 6 LABs of 4 macrocells each (Classic architecture) —
Điện áp cung cấp 4.5 V to 5.5 V (5 V nominal) —
Propagation Delay (tPD) 15 ns max (speed grade -15) 20 ns
Technology CMOS EEPROM (electrically erasable) CMOS EPROM (UV-erasable windowed variants available)
Hộp 40-pin PDIP (Plastic DIP, R-PDIP-T40) PDIP-40 (PI suffix)
Kiểu lắp đặt Through-Hole Through-Hole
Output Drive Current [DATA_NEEDED: per-pin DC output current, mA] —
Nhiệt độ hoạt động [DATA_NEEDED: industrial/commercial temp range] -40C to +85C (industrial)
Programming JEDEC-standard, serial/parallel programmer —
Trạng thái RoHS [DATA_NEEDED: original Altera part; likely non-RoHS as 5V PDIP] unknown
Device Family — Altera Classic EPLD Family
Supply Voltage (VCC) — 5 V (+/- 5%)
Configuration Method — Non-volatile EPROM (no boot PROM required)
Bidirectional I/O Pins — 24
Maximum Counter Frequency — 125 MHz
Output Drive Current (IOL) — 24 mA (TTL-compatible)
Programmable Polarity — Yes (XOR gate per macrocell)
Macrocell Flip-Flop — Yes (D-type, programmable)
Power Dissipation — [DATA_NEEDED: typical power dissipation in mW]
Programming Interface — JEDEC file via Altera programming hardware
MIL-STD-883 Variant — EP910DM/883B (separate part number)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá