EPC2L120N vs EPC2L20N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPC2L120N بذریعہ Intel اور EPC2L20N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPC2L120N EPC2L20N
برانڈ Intel Altera
زمرہ FPGA & CPLD Memory ICs
لائف سائیکل کی حالت Obsolete NRND
Device Type Configuration Device for SRAM-based LUT FPGAs —
Manufacturer Intel (formerly Altera) —
Family EPC2 (Enhanced Configuration Device) —
Memory Capacity 165,888 bits (400,000 gates equivalent) —
Operating Voltage (VCCIO) 2.7 V to 3.6 V —
5V Tolerance Yes (5V-tolerant I/O) —
Configuration Clock (FPP) Up to 66 MHz —
Configuration Clock (PS) Up to 33 MHz —
Internal Oscillator 8 MHz with programmable divider —
JTAG Interface IEEE Std 1149.1 compliant, ISP support —
Programming Cycles 100,000 erase/program cycles —
Sector Erase Time [DATA_NEEDED: typical sector erase time] —
پیکیج 84-pin PLCC (J-Lead) —
Configuration Schemes FPP, PS, JTAG, daisy chain —
آپریٹنگ درجہ حرارت [DATA_NEEDED: industrial temp range] 0C to +70C (commercial)
Supported FPGA Families Cyclone, APEX, FLEX, Mercury, ACEX, Stratix Altera APEX, ACEX, Cyclone, FLEX 10K, Mercury (per datasheet)
RoHS اسٹیٹس unknown Compliant
فنکشن — In-System Programmable Configuration PROM for SRAM-based LUT FPGAs
میموری سائز — 1.6 Mbit
Programmable Type — In System Programmable (ISP)
Supply Voltage - VCCINT/VCCIO — 3.0 V to 3.6 V or 4.5 V to 5.5 V
پیکیج / کیس — 20-LCC (J-Lead), PLCC-20
Packaging — Tube
Configuration Interface — Serial (Altera FPP / PS configuration scheme)
Cascade Support — Yes (multi-PROM chain via CE control)
Programming Method — In-system via 4-wire ISP / JTAG-style
ماؤنٹنگ ٹائپ — Surface Mount (J-Lead PLCC)
پن کی تعداد — 20
Lead Finish — Matte Tin (Pb-free)
MSL لیول — 3 (168 hours)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں