EPC2L120N vs EPC2L20N So sánh

So sánh chi tiết song song của EPC2L120N bằng Intel và EPC2L20N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPC2L120N EPC2L20N
Thương hiệu Intel Altera
Danh mục FPGA & CPLD Memory ICs
Trạng thái vòng đời Obsolete NRND
Device Type Configuration Device for SRAM-based LUT FPGAs —
Manufacturer Intel (formerly Altera) —
Family EPC2 (Enhanced Configuration Device) —
Memory Capacity 165,888 bits (400,000 gates equivalent) —
Operating Voltage (VCCIO) 2.7 V to 3.6 V —
5V Tolerance Yes (5V-tolerant I/O) —
Configuration Clock (FPP) Up to 66 MHz —
Configuration Clock (PS) Up to 33 MHz —
Internal Oscillator 8 MHz with programmable divider —
JTAG Interface IEEE Std 1149.1 compliant, ISP support —
Programming Cycles 100,000 erase/program cycles —
Sector Erase Time [DATA_NEEDED: typical sector erase time] —
Hộp 84-pin PLCC (J-Lead) —
Configuration Schemes FPP, PS, JTAG, daisy chain —
Nhiệt độ hoạt động [DATA_NEEDED: industrial temp range] 0C to +70C (commercial)
Supported FPGA Families Cyclone, APEX, FLEX, Mercury, ACEX, Stratix Altera APEX, ACEX, Cyclone, FLEX 10K, Mercury (per datasheet)
Trạng thái RoHS unknown Compliant
Chức năng — In-System Programmable Configuration PROM for SRAM-based LUT FPGAs
Kích thước bộ nhớ — 1.6 Mbit
Programmable Type — In System Programmable (ISP)
Supply Voltage - VCCINT/VCCIO — 3.0 V to 3.6 V or 4.5 V to 5.5 V
Hộp / Vỏ — 20-LCC (J-Lead), PLCC-20
Packaging — Tube
Configuration Interface — Serial (Altera FPP / PS configuration scheme)
Cascade Support — Yes (multi-PROM chain via CE control)
Programming Method — In-system via 4-wire ISP / JTAG-style
Kiểu lắp đặt — Surface Mount (J-Lead PLCC)
Số chân — 20
Lead Finish — Matte Tin (Pb-free)
Cấp MSL — 3 (168 hours)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá