EPM3512AQC208-2 vs EPM3512AQC208-7 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM3512AQC208-2 بذریعہ Altera اور EPM3512AQC208-7 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM3512AQC208-2 EPM3512AQC208-7
برانڈ Altera Intel
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete NRND
Family MAX 3000A MAX 3000A
Macrocells 512 512
User I/O Pins 172 —
Logic Array Blocks (LABs) 16 —
Speed Grade -2 —
پیکیج PQFP-208 (QC) 208-Pin PQFP (FQFP, gull-wing)
Supply Voltage (Core) 3.3 V —
Output Drive Voltage 2.5 V / 3.3 V programmable —
Input Voltage Tolerance 2.5 V / 3.3 V / 5.0 V —
Process Technology 0.30 µm EEPROM CMOS EEPROM, 0.30 um
Program/Erase Endurance 100 cycles (typical) —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
User I/O Banks 4 —
آپریٹنگ درجہ حرارت رینج Commercial (0C to +70C) —
ماؤنٹنگ ٹائپ Surface Mount —
RoHS اسٹیٹس Non-compliant (legacy PQFP) Compliant
Lead-Free No (SnPb lead finish) Yes
Security Bit Yes (programmable) —
Device Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 10,000
Propagation Delay (tPD) — 7.5 ns
Counter Frequency (fCNT) — 116.3 MHz
User I/Os — 172
Logic Elements / LEs — N/A (CPLD macrocell architecture)
Supply Voltage (VCCINT) — 3.3 V
I/O Standards Supported — 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O)
آپریٹنگ درجہ حرارت — 0 C to +70 C (commercial)
Programming — In-System Programmable via JTAG (IEEE Std. 1532)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں