EPM5032LC-20 vs EPM5032JC-20 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM5032LC-20 بذریعہ Altera اور EPM5032JC-20 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM5032LC-20 EPM5032JC-20
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Device Family MAX 5000 —
Product Type EPLD / CPLD (One-Time Programmable / UV-Erasable) UV-erasable Programmable Logic Device (PLD)
Usable Gates 600 gates —
Macrocells 32 32
Logic Blocks (LABs) 1 —
Speed Grade -20 (20 ns pin-to-pin) —
Maximum Frequency 71.4 MHz —
Propagation Delay (tPD) 20 ns 20 ns
Supply Voltage (VCC) 5 V ±5% —
آپریٹنگ درجہ حرارت 0 °C to +70 °C (commercial; -55 °C to +125 °C military per /883B variants) —
Dedicated Inputs 7 8
Bidirectional I/O Pins 16 —
Total Inputs 24 24
Output Functions 16 —
Product Terms per Output 16 —
Programmable Interconnect Programmable Interconnect Array (PIA) —
پیکیج LCC-28 (Plastic Leaded Chip Carrier, J-lead) 68-pin JLCC (windowed ceramic)
ماؤنٹنگ ٹائپ Surface Mount —
RoHS اسٹیٹس [DATA_NEEDED: RoHS status] —
MSL لیول [DATA_NEEDED: MSL] —
Family — MAX 5000
Logic Array Blocks (LABs) — 1
Product Terms (P-terms) — 320
زیادہ سے زیادہ کلاک فریکوئنسی — 62.5 MHz
Setup Time — 10 ns
I/O Lines — 16 (bidirectional)
Process Technology — CMOS
Erase Method — UV (12V VPP + ultraviolet exposure)
Programming Voltage (VPP) — 12 V
Architecture — PAL-type AND-OR array with PIA interconnect
لائف سائیکل کی حالت — Obsolete (legacy Altera MAX 5000)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں