EPM5192JC-ES vs EPM5192JC موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM5192JC-ES بذریعہ Intel اور EPM5192JC بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM5192JC-ES | EPM5192JC |
|---|---|---|
| برانڈ | Intel | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Device Family | MAX 5000 | — |
| Device Type | CPLD (EPLD) | — |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | 12 |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| Configuration Memory | EPROM (UV-erasable, one-time programmable for JC-ES) | — |
| پیکیج | 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) | 68-pin PLCC (JC) windowed ceramic |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount |
| Technology | CMOS | — |
| Programming | Altera MAX+PLUS II or compatible programmer | — |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range for ES grade] | [DATA_NEEDED: commercial / industrial / military grade] |
| سپلائی وولٹیج | [DATA_NEEDED: VCC nominal] | [DATA_NEEDED: VCC nominal] |
| User I/O Pins | [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: original Altera marking not RoHS] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| MSL لیول | [DATA_NEEDED: MSL rating] | — |
| Note | Datasheet source: Altera MAX 5000 family document, 52 pages | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Series | — | EPM5192 (Classic / MAX-class) |
| Interconnect Architecture | — | Programmable Interconnect Array (PIA) |
| Process Technology | — | CMOS EPROM (UV-erasable) |
| Programming Method | — | UV-erase + EPROM programmer |
| Non-Volatile Configuration | — | Yes (EPROM cell array) |
| Logic Family | — | Classic CPLD (EPM5xxx series) |
| Propagation Delay | — | [DATA_NEEDED: tpd spec by speed grade] |