EPM5192LC-2N vs EPM5192LC-35 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM5192LC-2N بذریعہ Altera اور EPM5192LC-35 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM5192LC-2N | EPM5192LC-35 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 CPLD |
| Macrocells | 192 | — |
| Flip-Flops | 192 | — |
| Logic Elements | 192 macrocells (PAL/GAL-style AND-OR array) | — |
| Package Type | LC (ceramic J-leaded, windowed UV-erasable package family) | JLCC (J-Lead Ceramic Chip Carrier) |
| Speed Grade | -2 (tPD approximately 25 ns) | -35 |
| Propagation Delay (typical) | 25 ns | — |
| سپلائی وولٹیج | 5 V (typical) | — |
| Programmability | UV-erasable EPROM cell | — |
| ماؤنٹنگ ٹائپ | Surface Mount (LC package) | Surface Mount |
| آپریٹنگ درجہ حرارت | Commercial (0C to +70C) - inferred from speed-grade -2 designation | Commercial (0C to +70C) per LC suffix |
| RoHS اسٹیٹس | Compliant (per -N lead-free suffix) | Non-compliant (ceramic hermetic package) |
| Lead-Free | Yes (per -N suffix) | — |
| Architecture | Programmable Logic Array (PLA) with global PIA | LAB-based with Programmable Interconnect Array (PIA) |
| Programming Interface | Altera programming hardware (MAX+PLUS II / ByteBlaster compatible) | — |
| Series | — | MAX 5000 |
| Logic Elements / Macrocells | — | 192 macrocells |
| Pin-to-Pin Delay (tPD) | — | 35 ns |
| Programmable Type | — | UV-Erasable / OTP (EPROM-based) |
| Logic Voltage | — | 5 V TTL-compatible I/O |
| Programming Method | — | Altera legacy programmer (EPROM-based) |
| I/O Standard | — | TTL |
| لائف سائیکل کی حالت | — | Obsolete - last-time-buy stock only |
| Datasheet Document | — | Altera MAX 5000 family datasheet (per alldatasheet.com) |