EP1810LI-45 vs EP1810JC-45 So sánh

So sánh chi tiết song song của EP1810LI-45 bằng Rochester Electronics và EP1810JC-45 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1810LI-45 EP1810JC-45
Thương hiệu Rochester Electronics Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Hoạt động NRND
Product Type EPLD (Erasable Programmable Logic Device) Classic EPLD (Erasable Programmable Logic Device)
Family Altera Classic EP1810 (Classic EPLD Family)
Usable Gates 900 —
Macrocells 48 48
Maximum User I/O 64 inputs / 48 outputs —
Pin-to-Pin Logic Delay (tPD) 45 ns —
Counter Frequency (fCNT) up to 100 MHz —
Setup Time (tSU) [DATA_NEEDED: setup time] —
Technology CMOS, UV-erasable EPROM configuration CMOS, UV-erasable
Điện áp cung cấp 5 V —
Khoảng nhiệt độ hoạt động -40 C to +85 C (Industrial, 'I' suffix) —
Hộp 68-pin PLCC / PQCC68 (J-Lead) PLCC-68 (QCCJ, J-Lead, windowed ceramic)
Logic Blocks 12 LABs of 4 macrocells each —
Configuration Memory Non-volatile UV-erasable EPROM —
Programming Method Altera programming hardware with MAX+PLUS II / legacy tools —
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance not stated in verified data]
Manufacturer Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line) —
Equivalent Gates — 2100 gates
Dedicated Inputs — 12
I/O Pins — 48
Total User I/O — 60
Propagation Delay (tpd) — 45 ns
Tần số xung maksimum — 33.3 MHz
Maximum Supply Voltage — 5.25 V
Số chân — 68
Package Code — QCCJ
Temperature Grade — Commercial
Kiểu lắp đặt — Surface Mount

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá