EP20K400BI652-2V vs EP20K400CB652C9ES So sánh
So sánh chi tiết song song của EP20K400BI652-2V bằng Intel và EP20K400CB652C9ES bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Intel
EP20K400BI652-2V - 400K Gates APEX 20K FPGA 652-BGA | Intel / Altera
EP20K400BI652-2V Obsolete
So sánh thông số kỹ thuật
| Tham số | EP20K400BI652-2V | EP20K400CB652C9ES |
|---|---|---|
| Thương hiệu | Intel | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Family | APEX 20K | APEX 20KC |
| Series | APEX 20K (EPLD-based SOPC) | APEX 20KC |
| System Gates | 400,000 | — |
| Logic Elements | 16,640 | — |
| Maximum User I/O | 502 | — |
| Embedded Memory (bits) | 212,992 | — |
| Embedded Memory Blocks | ESBs (Embedded System Blocks) | — |
| Macros (per Mouser listing) | 1664 | — |
| Logic Family | CMOS | — |
| Process Technology | 0.22 μm | 0.15 µm CMOS |
| Core Supply Voltage (VCCINT) | 2.5 V | — |
| Propagation Delay | 2.5 ns (typical) | — |
| Internal Performance | 200 MHz (speed grade -2) | — |
| Nhiệt độ hoạt động | 0 °C to +85 °C (industrial, "I") | — |
| Hộp | 652-ball FineLine BGA (35 × 35 mm, 1.27 mm pitch) | — |
| Kiểu lắp đặt | Surface Mount (BGA) | Surface Mount |
| Trạng thái RoHS | [DATA_NEEDED: rohs_status] | [DATA_NEEDED: RoHS status] |
| Configuration Interface | JTAG (IEEE 1149.1) / Passive Serial | — |
| Logic Elements / Cells | — | 16640 |
| Total System Gates | — | 400000 |
| Embedded Memory (Bits) | — | 212992 |
| Number of User I/O | — | 488 |
| Number of LABs/CLBs | — | [DATA_NEEDED: LAB count] |
| Number of Logic Array Blocks | — | 1040 |
| Maximum Operating Frequency | — | 250 MHz |
| Core Voltage | — | 1.8 V |
| Khoảng nhiệt độ hoạt động | — | 0°C to +85°C (Commercial) |
| Hộp / Vỏ | — | 652-BGA |
| Cấp MSL | — | 3 (168 Hours) |
| Packaging | — | Tray |
| Programmability Type | — | In-system programmable (SRAM-based) |
| I/O Standards Supported | — | LVTTL, LVCMOS, PCI, LVDS, HSTL, SSTL |
| JTAG (IEEE 1149.1) | — | Yes |
| PLL | — | Yes (4-phase) |