EP2SGX130GF40C3NES vs EP2SGX130GF40C4NES So sánh

So sánh chi tiết song song của EP2SGX130GF40C3NES bằng Altera và EP2SGX130GF40C4NES bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP2SGX130GF40C3NES EP2SGX130GF40C4NES
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Lần mua cuối
Family Stratix II GX Stratix II GX
Logic Elements 132540 132,540
Logic Array Blocks (LABs) 7047 —
Maximum Internal Frequency 778.82 MHz —
Process Technology 90 nm CMOS 90 nm CMOS
Core Voltage 1.2 V 1.2 V
Transceiver Channels 4 to 20 (per device family configuration) Up to 20 (4 to 20, device-dependent)
Maximum Transceiver Data Rate 6.375 Gbps 6.375 Gbps
Transceiver Feature Embedded SERDES with Clock/Data Recovery (CRU) —
Kiểu bộ nhớ TriMatrix embedded memory (distributed RAM, block RAM, shift register) —
Hộp 1508-ball FC-FBGA (40 x 40 mm, 1 mm pitch) —
Operating Temperature Grade Commercial Extended —
Terminal Form Ball (BGA) —
Kiểu lắp đặt Surface Mount Surface Mount (flip-chip BGA)
Trạng thái RoHS Lead-free compliant (per package code MS-034AAU-1) —
Series EP2SGX130 —
Logic Blocks / ALMs — Approximately 53,000 ALMs
User I/O Pins — 734
Total Package Pins — 1508 (FC-FBGA ball grid)
Package Code — GF40 (FC-FBGA, 40x40 mm, 1.0 mm pitch)
Speed Grade — C4 (speed grade -4)
Internal Operating Frequency — Up to 717 MHz
Embedded Memory — Approximately 4.5 Mbits (TriMatrix)
PLL Blocks — 8
DSP Blocks — Yes (variable, see datasheet)
Lead-Free / RoHS — Yes (LEAD FREE per datasheet family code)
Cấp MSL — Per JEDEC J-STD-020, typically MSL-4 or higher [DATA_NEEDED: exact MSL level]
Nhiệt độ hoạt động — Commercial Extended (per N suffix)
JEDEC Standard Reference — MS-034AAU-1

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá