EP2SGX130GF40C3NES vs EP2SGX130GF40C4NES השוואה

השוואה מפורטת זה לצד זה של EP2SGX130GF40C3NES מאת Altera ו EP2SGX130GF40C4NES מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EP2SGX130GF40C3NES EP2SGX130GF40C4NES
מותג Altera Intel
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים Obsolete רכישה אחרונה
Family Stratix II GX Stratix II GX
Logic Elements 132540 132,540
Logic Array Blocks (LABs) 7047 —
Maximum Internal Frequency 778.82 MHz —
Process Technology 90 nm CMOS 90 nm CMOS
Core Voltage 1.2 V 1.2 V
Transceiver Channels 4 to 20 (per device family configuration) Up to 20 (4 to 20, device-dependent)
Maximum Transceiver Data Rate 6.375 Gbps 6.375 Gbps
Transceiver Feature Embedded SERDES with Clock/Data Recovery (CRU) —
סוג זיכרון TriMatrix embedded memory (distributed RAM, block RAM, shift register) —
מארז 1508-ball FC-FBGA (40 x 40 mm, 1 mm pitch) —
Operating Temperature Grade Commercial Extended —
Terminal Form Ball (BGA) —
סוג הרכבה Surface Mount Surface Mount (flip-chip BGA)
סטטוס RoHS Lead-free compliant (per package code MS-034AAU-1) —
Series EP2SGX130 —
Logic Blocks / ALMs — Approximately 53,000 ALMs
User I/O Pins — 734
Total Package Pins — 1508 (FC-FBGA ball grid)
Package Code — GF40 (FC-FBGA, 40x40 mm, 1.0 mm pitch)
Speed Grade — C4 (speed grade -4)
Internal Operating Frequency — Up to 717 MHz
Embedded Memory — Approximately 4.5 Mbits (TriMatrix)
PLL Blocks — 8
DSP Blocks — Yes (variable, see datasheet)
Lead-Free / RoHS — Yes (LEAD FREE per datasheet family code)
רמת MSL — Per JEDEC J-STD-020, typically MSL-4 or higher [DATA_NEEDED: exact MSL level]
טמפרטורת פעולה — Commercial Extended (per N suffix)
JEDEC Standard Reference — MS-034AAU-1

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר