EP910DM-40 vs EP910DI-35 So sánh

So sánh chi tiết song song của EP910DM-40 bằng Altera và EP910DI-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910DM-40 EP910DI-35
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Hoạt động
Product Type UV Erasable Programmable Logic Device (EPLD) EPLD (Erasable Programmable Logic Device)
Family Altera Classic EP910 Altera Classic EPLD
Architecture PAL-type AND/OR with global programmable interconnect bus —
Macrocells 24 24
Dedicated Inputs 36 10
Dedicated Outputs 24 —
Bidirectional I/O Lines 24 —
Product Terms 240 —
Propagation Delay (tPD) 40 ns 35 ns
External Clocks 2 —
Process Technology CMOS —
Hộp 40-pin Ceramic DIP (Cerdip) with UV window CDIP-40 (Ceramic DIP with UV window)
Kiểu lắp đặt Through-Hole (DIP) Through-Hole
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] -40C to +85C (industrial)
Điện áp cung cấp 5 V —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status - ceramic CDIP legacy parts are typically non-compliant unless specified]
Programming Interface JEDEC-standard fuse-map / UV erasure —
Usable Gates — 450
Maximum Toggle Frequency (fCNT) — 28.6 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Supply Current (ICC) — 40 mA typical
Bidirectional I/O Pins — 20
Total Pins — 40
Technology — CMOS, UV-erasable EPROM
Programming Method — EPROM programmer + JEDEC fuse map
Erasure Method — UV light through quartz window
Logic Family — PAL-type AND/OR array with D flip-flops
Manufacturer — Original Altera; long-term authorized by Rochester Electronics, LLC

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá