EP910LC-32 vs EP910LC-30Y So sánh

So sánh chi tiết song song của EP910LC-32 bằng Altera và EP910LC-30Y bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910LC-32 EP910LC-30Y
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Device Family Altera Classic EPLD —
Number of Macrocells 24 —
Number of Usable Gates 900 gates (typical) —
Number of Dedicated Inputs 10 —
Number of I/O Pins 20 —
Hộp PLCC-32 PLCC-44
Speed Grade -32 —
Maximum Toggle Frequency (fMAX) [DATA_NEEDED: fMAX value in MHz for -32 grade] —
Pin-to-Pin Propagation Delay (tPD) [DATA_NEEDED: tPD in ns for -32 grade] —
Supply Voltage (VCC) 5 V —
Logic Family Low-power CMOS (LC suffix) —
Programming Method UV-erasable or one-time programmable (OTP for LC windowless variant) —
Khoảng nhiệt độ hoạt động [DATA_NEEDED: commercial or industrial grade] —
I/O Standard TTL-compatible —
Kiểu lắp đặt Surface Mount (PLCC socket or direct solder) Surface Mount (PLCC socket)
Trạng thái RoHS unknown [DATA_NEEDED: RoHS status not specified in retrieved data]
Cấp MSL unknown —
Family — Altera Classic EPLD
Device Type — EPLD (Erasable Programmable Logic Device)
Macrocells — 24
Usable Gates — 450
Pin-to-Pin Delay (tPD) — 30 ns
Counter Frequency (fMAX) — 100 MHz (family maximum)
Điện áp cung cấp — 5 V (TTL-compatible)
Process Technology — CMOS, UV-erasable / OTP
Nhiệt độ hoạt động — Commercial 0C to +70C
Speed/Power Grade — LC (low-power, 30ns)
Processing Flow — Y (extended reliability)
Logic Compatibility — 100% TTL emulation

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá