EPC2L20 vs EPC2LC20CAD So sánh

So sánh chi tiết song song của EPC2L20 bằng Altera và EPC2LC20CAD bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPC2L20 EPC2LC20CAD
Thương hiệu Altera Altera
Danh mục Memory ICs Memory ICs
Trạng thái vòng đời Obsolete Obsolete
Kiểu bộ nhớ Configuration PROM (non-volatile) Configuration PROM (Flash)
Kích thước bộ nhớ 1.6 Mbit —
Tổ chức 8-bit byte —
Giao diện Serial FPGA configuration + JTAG (IEEE 1149.1 / IEEE 1532) —
Programmability In-system programmable via JTAG —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 5.0 V (VCCSEL selectable) —
Cascade Support Yes - multi-device daisy chain —
Boundary Scan JTAG IEEE 1149.1 BST —
Hộp 20-pin PLCC (J-lead) 20-pin J-lead PLCC (PLCC-20)
Kiểu lắp đặt Surface Mount (PLCC socket compatible) Surface Mount / Through-hole (PLCC socket)
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] -40C to +85C (commercial)
Cấp MSL [DATA_NEEDED: MSL rating] —
Trạng thái RoHS RoHS Compliant (per IC Components listing) Compliant
Process Technology Low-power CMOS —
Target FPGAs APEX II, APEX 20K, Mercury, ACEX 1K, Cyclone, Stratix —
Memory Capacity — 1.6 Mbit
Điện áp cung cấp — 3.3 V (nominal)
I/O Voltage Tolerance — 5 V tolerant
Configuration Mode — Serial (bit-wide, Altera FPGAs)
Program Interface — IEEE Std 1149.1 JTAG (in-system programmable)
Số chân — 20
Maximum Input Voltage (DC) — -0.3 V to +7.0 V
Input Undershoot/Overshoot — -2.0 V to +7.0 V for <100 mA, <20 ns no-load
Compatible FPGA Families — APEX 20K, ACEX 1K, Cyclone, Stratix
Programming Method — JTAG ISP (no external programmer required)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá