EPC2LC20-T vs EPC2LI20 So sánh

So sánh chi tiết song song của EPC2LC20-T bằng Altera và EPC2LI20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPC2LC20-T EPC2LC20-T - 1.6Mb FPGA Config PROM PLCC-20 | Altera

EPC2LC20-T - 1.6Mb FPGA Config PROM PLCC-20 | Altera

EPC2LC20-T ⚠ Lần mua cuối

So sánh thông số kỹ thuật

Tham số EPC2LC20-T EPC2LI20
Thương hiệu Altera Altera
Danh mục Memory ICs Memory ICs
Trạng thái vòng đời Lần mua cuối NRND
Kiểu bộ nhớ Configuration PROM (Flash) Flash (in-system programmable)
Kích thước bộ nhớ 1.6 Mb 1.6 Mb (1,572,864 bits)
Configuration Mode Serial (PS mode), cascadable —
Max Configuration Frequency 10 MHz —
Điện áp cung cấp 3.3 V (typical) —
Programmability In-System Programmable via JTAG —
JTAG Interface IEEE Std 1149.1-1990 compliant —
Supported FPGA Families ACEX, APEX, Cyclone, FLEX, MAX 7000A/B, MAX II, Mercury —
Cascade Support Yes (nCASC pin) —
Nhiệt độ hoạt động -40C to +85C (industrial) -40 C to +85 C (Industrial)
Hộp 20-PLCC (9x9 mm) —
Kiểu lắp đặt Surface Mount Surface Mount (PLCC socket-compatible)
Packaging Suffix -T = Tape and Reel —
Trạng thái RoHS Compliant [DATA_NEEDED: RoHS status]
Lead-Free Yes —
Programmable Type — In System Programmable (ISP)
Chức năng — Configuration PROM for SRAM-based FPGAs
Supply Voltage - Operating — 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing)
Hộp / Vỏ — 20-PLCC (J-lead, 9x9 mm)
Configuration Interface — Serial or Byte-wide (parallel)
Decompression — On-chip (supports compressed bitstreams)
JTAG / ISP Interface — IEEE 1532 (TCK, TMS, TDI, TDO)
Multi-Device Support — Yes (daisy-chain configuration)
User-Accessible Memory — Yes (unused flash available to user logic)
Cấp MSL — [DATA_NEEDED: MSL level]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá