EPC2LC20N-W vs EPC2CC20N So sánh

So sánh chi tiết song song của EPC2LC20N-W bằng Altera và EPC2CC20N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPC2LC20N-W EPC2CC20N
Thương hiệu Altera Altera
Danh mục Memory ICs FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Kiểu bộ nhớ EPROM (UV-erasable, ISP) —
Kích thước bộ nhớ 1.6 Mbit —
Programmable Type In System Programmable —
Configuration Interface Serial (DATA, DCLK, OE, nCS) 16-bit parallel (FPP) / Passive Serial (PS)
Internal Oscillator Frequency 66.7 MHz —
Supply Voltage (VCC) 3.0 V to 3.6 V, 4.75 V to 5.25 V 3.3 V
ISP Interface JTAG (IEEE 1149.1) —
Supported FPGA Families APEX 20K, ACEX 1K, Mercury, FLEX 10K, Stratix, Cyclone —
Hộp 20-LCC (J-Lead) PLCC-20 PLCC-20
Kiểu lắp đặt Surface Mount Surface Mount (PLCC-20 socket compatible)
Packaging Tape & Reel (-W suffix) —
Cascade Support Yes (with other EPC2 devices) —
Số chân 20 —
Lead-Free / RoHS [DATA_NEEDED: RoHS status for -W variant] —
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] [DATA_NEEDED: industrial/commercial temp range]
Chức năng — Configuration device for SRAM-based LUT FPGAs
Density — [DATA_NEEDED: bitstream density in bits]
Programming Interface — JTAG (IEEE 1149.1) via ByteBlasterMV / USB-Blaster
In-System Programmable — Yes
Error Detection — 16-bit CRC on configuration frames
Configuration Modes Supported — FPP and PS (depends on host FPGA)
Cascadable — Yes (multiple EPC2 devices for larger bitstreams)
Open-Drain Status Pin — Yes (CONF_DONE / nSTATUS compatible)
Cấp MSL — [DATA_NEEDED: MSL rating]
Trạng thái RoHS — [DATA_NEEDED: RoHS compliance status]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá