EPM7128BTC100-10 vs EPM7128STI100-10N So sánh
So sánh chi tiết song song của EPM7128BTC100-10 bằng Intel và EPM7128STI100-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Intel
EPM7128BTC100-10 - MAX 7000B CPLD, 128 Macrocells, 10ns | Intel
EPM7128BTC100-10 ⚠ Lần mua cuốiAltera
EPM7128STI100-10N - 128-Macrocell CPLD, 10ns, 100-pin TQFP | Altera
EPM7128STI100-10N ObsoleteSo sánh thông số kỹ thuật
| Tham số | EPM7128BTC100-10 | EPM7128STI100-10N |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Lần mua cuối | Obsolete |
| Family | MAX 7000B | MAX 7000S |
| Macrocells | 128 | 128 |
| Usable Gates | 2.5K | 2,500 (up to 5,000 family max) |
| User I/Os | 84 | — |
| Logic Array Blocks (LABs) | 8 (16 macrocells each) | 8 |
| Pin-to-Pin Delay (tPD) | 10 ns | — |
| Maximum Frequency (fCNT) | 125 MHz | — |
| Core Voltage (VCCINT) | 2.5 V | — |
| I/O Voltage (VCCIO) | 3.3 V (5V tolerant inputs) | — |
| Hộp | TQFP-100 | 100-pin TQFP |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | -40C to +85C (Industrial) |
| Trạng thái RoHS | Compliant (lead-free) | [DATA_NEEDED: RoHS status] |
| Technology | CMOS EEPROM | — |
| Architecture | — | CMOS EEPROM-based CPLD |
| Maximum User I/O | — | 84 |
| Pin-to-Pin Logic Delay (tPD) | — | 10 ns |
| Maximum Counter Frequency | — | 175.4 MHz |
| Supply Voltage (VCC) | — | 5 V |
| In-System Programmability | — | Yes (JTAG IEEE 1149.1) |
| JTAG Boundary-Scan | — | Yes (BST) |
| Cấp MSL | — | [DATA_NEEDED: MSL level] |
| Open-Drain I/O Option | — | Available (per MAX 7000A feature set) |