EP1810JC-35 vs EP1810GI-45 مقارنة
مقارنة تفصيلية جنبًا إلى جنب لـ EP1810JC-35 بواسطة Intel و EP1810GI-45 بواسطة Altera. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.
مقارنة المواصفات
| المعامل | EP1810JC-35 | EP1810GI-45 |
|---|---|---|
| العلامة التجارية | Intel | Altera |
| الفئة | FPGA & CPLD | FPGA & CPLD |
| حالة دورة الحياة | Obsolete | Obsolete |
| Device Family | Classic EPLD (EP1810) | — |
| Device Type | UV-Erasable Complex PLD (UV PLD / CPLD) | UV Erasable Programmable Logic Device (EPLD) |
| Number of Macrocells | 48 | — |
| Propagation Delay (tpd) | 35 ns (max) | 45 ns |
| أقصى تردد للساعة | [DATA_NEEDED: fmax for this speed grade] | — |
| Process Technology | CMOS | — |
| Supply Voltage (Vcc) | 5 V (nominal) | — |
| Maximum Supply Voltage | 5.25 V (per distributor listing) | — |
| Package Type | CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) | Ceramic Pin Grid Array with UV window |
| Number of Terminals | 68 | — |
| Terminal Form | J-Bend | — |
| نطاق درجة حرارة التشغيل | 0°C to 70°C (Commercial) | — |
| Temperature Grade | Commercial | — |
| Erasure Method | UV (quartz-windowed ceramic package) | — |
| حالة RoHS | Compliant (per Altera listing) | Non-compliant (ceramic PGA) |
| Lead-Free Status | Lead-free (per distributor listing) | — |
| نوع التركيب | Surface Mount (J-Lead) | Through-Hole |
| Logic Architecture | Programmable AND/OR array with macrocell outputs | — |
| Family | — | Altera Classic EPLD |
| Macrocells | — | 24 |
| Flip-Flops | — | 48 |
| Speed Grade | — | -45 |
| Technology | — | CMOS |
| عدد الأطراف | — | 68 |
| Programmable | — | Yes (UV-erasable, electrically programmable) |
| Lead-Free | — | No |
| درجة حرارة التشغيل | — | [DATA_NEEDED: operating temperature range] |
| جهد التغذية | — | [DATA_NEEDED: VCC range] |