EP1810JC-35 vs EP1810GI-45 השוואה
השוואה מפורטת זה לצד זה של EP1810JC-35 מאת Intel ו EP1810GI-45 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
השוואת מפרטים
| פרמטר | EP1810JC-35 | EP1810GI-45 |
|---|---|---|
| מותג | Intel | Altera |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | Obsolete | Obsolete |
| Device Family | Classic EPLD (EP1810) | — |
| Device Type | UV-Erasable Complex PLD (UV PLD / CPLD) | UV Erasable Programmable Logic Device (EPLD) |
| Number of Macrocells | 48 | — |
| Propagation Delay (tpd) | 35 ns (max) | 45 ns |
| תדר שעון מקסימלי | [DATA_NEEDED: fmax for this speed grade] | — |
| Process Technology | CMOS | — |
| Supply Voltage (Vcc) | 5 V (nominal) | — |
| Maximum Supply Voltage | 5.25 V (per distributor listing) | — |
| Package Type | CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) | Ceramic Pin Grid Array with UV window |
| Number of Terminals | 68 | — |
| Terminal Form | J-Bend | — |
| טווח טמפרטורת פעולה | 0°C to 70°C (Commercial) | — |
| Temperature Grade | Commercial | — |
| Erasure Method | UV (quartz-windowed ceramic package) | — |
| סטטוס RoHS | Compliant (per Altera listing) | Non-compliant (ceramic PGA) |
| Lead-Free Status | Lead-free (per distributor listing) | — |
| סוג הרכבה | Surface Mount (J-Lead) | Through-Hole |
| Logic Architecture | Programmable AND/OR array with macrocell outputs | — |
| Family | — | Altera Classic EPLD |
| Macrocells | — | 24 |
| Flip-Flops | — | 48 |
| Speed Grade | — | -45 |
| Technology | — | CMOS |
| מספר פינים | — | 68 |
| Programmable | — | Yes (UV-erasable, electrically programmable) |
| Lead-Free | — | No |
| טמפרטורת פעולה | — | [DATA_NEEDED: operating temperature range] |
| מתח אספקה | — | [DATA_NEEDED: VCC range] |