EP1810JC-35 vs EP1810GI-45 So sánh
So sánh chi tiết song song của EP1810JC-35 bằng Intel và EP1810GI-45 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810JC-35 | EP1810GI-45 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Device Family | Classic EPLD (EP1810) | — |
| Device Type | UV-Erasable Complex PLD (UV PLD / CPLD) | UV Erasable Programmable Logic Device (EPLD) |
| Number of Macrocells | 48 | — |
| Propagation Delay (tpd) | 35 ns (max) | 45 ns |
| Tần số xung maksimum | [DATA_NEEDED: fmax for this speed grade] | — |
| Process Technology | CMOS | — |
| Supply Voltage (Vcc) | 5 V (nominal) | — |
| Maximum Supply Voltage | 5.25 V (per distributor listing) | — |
| Package Type | CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) | Ceramic Pin Grid Array with UV window |
| Number of Terminals | 68 | — |
| Terminal Form | J-Bend | — |
| Khoảng nhiệt độ hoạt động | 0°C to 70°C (Commercial) | — |
| Temperature Grade | Commercial | — |
| Erasure Method | UV (quartz-windowed ceramic package) | — |
| Trạng thái RoHS | Compliant (per Altera listing) | Non-compliant (ceramic PGA) |
| Lead-Free Status | Lead-free (per distributor listing) | — |
| Kiểu lắp đặt | Surface Mount (J-Lead) | Through-Hole |
| Logic Architecture | Programmable AND/OR array with macrocell outputs | — |
| Family | — | Altera Classic EPLD |
| Macrocells | — | 24 |
| Flip-Flops | — | 48 |
| Speed Grade | — | -45 |
| Technology | — | CMOS |
| Số chân | — | 68 |
| Programmable | — | Yes (UV-erasable, electrically programmable) |
| Lead-Free | — | No |
| Nhiệt độ hoạt động | — | [DATA_NEEDED: operating temperature range] |
| Điện áp cung cấp | — | [DATA_NEEDED: VCC range] |