EP1810JC-35 vs EP1810GI-45 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810JC-35 بذریعہ Intel اور EP1810GI-45 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP1810JC-35 | EP1810GI-45 |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Device Family | Classic EPLD (EP1810) | — |
| Device Type | UV-Erasable Complex PLD (UV PLD / CPLD) | UV Erasable Programmable Logic Device (EPLD) |
| Number of Macrocells | 48 | — |
| Propagation Delay (tpd) | 35 ns (max) | 45 ns |
| زیادہ سے زیادہ کلاک فریکوئنسی | [DATA_NEEDED: fmax for this speed grade] | — |
| Process Technology | CMOS | — |
| Supply Voltage (Vcc) | 5 V (nominal) | — |
| Maximum Supply Voltage | 5.25 V (per distributor listing) | — |
| Package Type | CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) | Ceramic Pin Grid Array with UV window |
| Number of Terminals | 68 | — |
| Terminal Form | J-Bend | — |
| آپریٹنگ درجہ حرارت رینج | 0°C to 70°C (Commercial) | — |
| Temperature Grade | Commercial | — |
| Erasure Method | UV (quartz-windowed ceramic package) | — |
| RoHS اسٹیٹس | Compliant (per Altera listing) | Non-compliant (ceramic PGA) |
| Lead-Free Status | Lead-free (per distributor listing) | — |
| ماؤنٹنگ ٹائپ | Surface Mount (J-Lead) | Through-Hole |
| Logic Architecture | Programmable AND/OR array with macrocell outputs | — |
| Family | — | Altera Classic EPLD |
| Macrocells | — | 24 |
| Flip-Flops | — | 48 |
| Speed Grade | — | -45 |
| Technology | — | CMOS |
| پن کی تعداد | — | 68 |
| Programmable | — | Yes (UV-erasable, electrically programmable) |
| Lead-Free | — | No |
| آپریٹنگ درجہ حرارت | — | [DATA_NEEDED: operating temperature range] |
| سپلائی وولٹیج | — | [DATA_NEEDED: VCC range] |