EP1810LI-45 vs EP1810JI-35 مقارنة

مقارنة تفصيلية جنبًا إلى جنب لـ EP1810LI-45 بواسطة Rochester Electronics و EP1810JI-35 بواسطة Intel. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.

مقارنة المواصفات

المعامل EP1810LI-45 EP1810JI-35
العلامة التجارية Rochester Electronics Intel
الفئة FPGA & CPLD FPGA & CPLD
حالة دورة الحياة نشط Obsolete
Product Type EPLD (Erasable Programmable Logic Device) —
Family Altera Classic —
Usable Gates 900 —
Macrocells 48 48
Maximum User I/O 64 inputs / 48 outputs —
Pin-to-Pin Logic Delay (tPD) 45 ns —
Counter Frequency (fCNT) up to 100 MHz —
Setup Time (tSU) [DATA_NEEDED: setup time] —
Technology CMOS, UV-erasable EPROM configuration —
جهد التغذية 5 V 5 V (typical classic EPLD)
نطاق درجة حرارة التشغيل -40 C to +85 C (Industrial, 'I' suffix) —
العلبة 68-pin PLCC / PQCC68 (J-Lead) 28-pin JLCC (J-leaded ceramic, windowed)
Logic Blocks 12 LABs of 4 macrocells each —
Configuration Memory Non-volatile UV-erasable EPROM —
Programming Method Altera programming hardware with MAX+PLUS II / legacy tools —
حالة RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC]
Manufacturer Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line) —
Device Family — Classic EPLD
Logic Array Blocks — 8 LABs of 16 macrocells
Dedicated Inputs — 48
Pin-to-Pin Propagation Delay (tPD) — 35 ns
Speed Grade — -35
Process Technology — CMOS EPROM (UV-erasable)
درجة حرارة التشغيل — -40C to +85C (Industrial)
Programmability — UV-erase, windowed for lab reprogram
نوع التركيب — Through-Hole (J-lead)
مستوى MSL — [DATA_NEEDED: MSL rating]
Programming Interface — JEDEC fuse file via legacy programmer

أوراق البيانات والموارد

تصفح جميع المنتجات إنشاء BOM طلب عرض سعر