EP1810LI-45 vs EP1810JI-35 השוואה

השוואה מפורטת זה לצד זה של EP1810LI-45 מאת Rochester Electronics ו EP1810JI-35 מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EP1810LI-45 EP1810JI-35
מותג Rochester Electronics Intel
קטגוריה FPGA & CPLD FPGA & CPLD
סטטוס מחזור חיים פעיל Obsolete
Product Type EPLD (Erasable Programmable Logic Device) —
Family Altera Classic —
Usable Gates 900 —
Macrocells 48 48
Maximum User I/O 64 inputs / 48 outputs —
Pin-to-Pin Logic Delay (tPD) 45 ns —
Counter Frequency (fCNT) up to 100 MHz —
Setup Time (tSU) [DATA_NEEDED: setup time] —
Technology CMOS, UV-erasable EPROM configuration —
מתח אספקה 5 V 5 V (typical classic EPLD)
טווח טמפרטורת פעולה -40 C to +85 C (Industrial, 'I' suffix) —
מארז 68-pin PLCC / PQCC68 (J-Lead) 28-pin JLCC (J-leaded ceramic, windowed)
Logic Blocks 12 LABs of 4 macrocells each —
Configuration Memory Non-volatile UV-erasable EPROM —
Programming Method Altera programming hardware with MAX+PLUS II / legacy tools —
סטטוס RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC]
Manufacturer Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line) —
Device Family — Classic EPLD
Logic Array Blocks — 8 LABs of 16 macrocells
Dedicated Inputs — 48
Pin-to-Pin Propagation Delay (tPD) — 35 ns
Speed Grade — -35
Process Technology — CMOS EPROM (UV-erasable)
טמפרטורת פעולה — -40C to +85C (Industrial)
Programmability — UV-erase, windowed for lab reprogram
סוג הרכבה — Through-Hole (J-lead)
רמת MSL — [DATA_NEEDED: MSL rating]
Programming Interface — JEDEC fuse file via legacy programmer

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר