EP1810LI-45 vs EP1810JI-35 So sánh
So sánh chi tiết song song của EP1810LI-45 bằng Rochester Electronics và EP1810JI-35 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Rochester Electronics
EP1810LI-45 - Classic EPLD, 900 Gates, 48 Macrocells, 45ns, PQCC68 | Rochester Electronics (Altera)
EP1810LI-45 ✓ Hoạt động
So sánh thông số kỹ thuật
| Tham số | EP1810LI-45 | EP1810JI-35 |
|---|---|---|
| Thương hiệu | Rochester Electronics | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Hoạt động | Obsolete |
| Product Type | EPLD (Erasable Programmable Logic Device) | — |
| Family | Altera Classic | — |
| Usable Gates | 900 | — |
| Macrocells | 48 | 48 |
| Maximum User I/O | 64 inputs / 48 outputs | — |
| Pin-to-Pin Logic Delay (tPD) | 45 ns | — |
| Counter Frequency (fCNT) | up to 100 MHz | — |
| Setup Time (tSU) | [DATA_NEEDED: setup time] | — |
| Technology | CMOS, UV-erasable EPROM configuration | — |
| Điện áp cung cấp | 5 V | 5 V (typical classic EPLD) |
| Khoảng nhiệt độ hoạt động | -40 C to +85 C (Industrial, 'I' suffix) | — |
| Hộp | 68-pin PLCC / PQCC68 (J-Lead) | 28-pin JLCC (J-leaded ceramic, windowed) |
| Logic Blocks | 12 LABs of 4 macrocells each | — |
| Configuration Memory | Non-volatile UV-erasable EPROM | — |
| Programming Method | Altera programming hardware with MAX+PLUS II / legacy tools | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC] |
| Manufacturer | Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line) | — |
| Device Family | — | Classic EPLD |
| Logic Array Blocks | — | 8 LABs of 16 macrocells |
| Dedicated Inputs | — | 48 |
| Pin-to-Pin Propagation Delay (tPD) | — | 35 ns |
| Speed Grade | — | -35 |
| Process Technology | — | CMOS EPROM (UV-erasable) |
| Nhiệt độ hoạt động | — | -40C to +85C (Industrial) |
| Programmability | — | UV-erase, windowed for lab reprogram |
| Kiểu lắp đặt | — | Through-Hole (J-lead) |
| Cấp MSL | — | [DATA_NEEDED: MSL rating] |
| Programming Interface | — | JEDEC fuse file via legacy programmer |