EP1810LC-45 vs EP1810JC-35 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EP1810LC-45 নির্দিষ্ট Rochester Electronics ও EP1810JC-35 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EP1810LC-45 EP1810JC-35
ব্র্যান্ড Rochester Electronics Intel
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family Altera Classic EPLD —
Device Type EPLD (Erasable Programmable Logic Device) UV-Erasable Complex PLD (UV PLD / CPLD)
Usable Gates 900 —
Macro Cells 48 —
Maximum Inputs 64 —
Maximum Outputs 48 —
Logic Array Blocks 4 —
Propagation Delay (tpd) 45 ns 35 ns (max)
Maximum Operating Frequency 22.2 MHz —
Supply Voltage (Vcc) 5 V (±5%) 5 V (nominal)
Process Technology 5 V CMOS EPROM CMOS
প্যাকেজ 68-pin PLCC (J-lead) —
অপারেটিং তাপমাত্রা 0 °C to +70 °C (commercial) —
মাউন্টিং টাইপ Surface Mount (PLCC socket compatible) Surface Mount (J-Lead)
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS status of Rochester-sourced part] Compliant (per Altera listing)
Lead-Free [DATA_NEEDED: lead-free finish] —
Device Family — Classic EPLD (EP1810)
Number of Macrocells — 48
সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি — [DATA_NEEDED: fmax for this speed grade]
Maximum Supply Voltage — 5.25 V (per distributor listing)
Package Type — CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ)
Number of Terminals — 68
Terminal Form — J-Bend
অপারেটিং তাপমাত্রার পরিসর — 0°C to 70°C (Commercial)
Temperature Grade — Commercial
Erasure Method — UV (quartz-windowed ceramic package)
Lead-Free Status — Lead-free (per distributor listing)
Logic Architecture — Programmable AND/OR array with macrocell outputs

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট