EP1810LC-45 vs EP1810JC-35 So sánh
So sánh chi tiết song song của EP1810LC-45 bằng Rochester Electronics và EP1810JC-35 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Rochester Electronics
EP1810LC-45 - 900-Gate Classic EPLD, 48 Macro Cells, PLCC-68 | Intel
EP1810LC-45 Obsolete
So sánh thông số kỹ thuật
| Tham số | EP1810LC-45 | EP1810JC-35 |
|---|---|---|
| Thương hiệu | Rochester Electronics | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | Altera Classic EPLD | — |
| Device Type | EPLD (Erasable Programmable Logic Device) | UV-Erasable Complex PLD (UV PLD / CPLD) |
| Usable Gates | 900 | — |
| Macro Cells | 48 | — |
| Maximum Inputs | 64 | — |
| Maximum Outputs | 48 | — |
| Logic Array Blocks | 4 | — |
| Propagation Delay (tpd) | 45 ns | 35 ns (max) |
| Maximum Operating Frequency | 22.2 MHz | — |
| Supply Voltage (Vcc) | 5 V (±5%) | 5 V (nominal) |
| Process Technology | 5 V CMOS EPROM | CMOS |
| Hộp | 68-pin PLCC (J-lead) | — |
| Nhiệt độ hoạt động | 0 °C to +70 °C (commercial) | — |
| Kiểu lắp đặt | Surface Mount (PLCC socket compatible) | Surface Mount (J-Lead) |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status of Rochester-sourced part] | Compliant (per Altera listing) |
| Lead-Free | [DATA_NEEDED: lead-free finish] | — |
| Device Family | — | Classic EPLD (EP1810) |
| Number of Macrocells | — | 48 |
| Tần số xung maksimum | — | [DATA_NEEDED: fmax for this speed grade] |
| Maximum Supply Voltage | — | 5.25 V (per distributor listing) |
| Package Type | — | CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) |
| Number of Terminals | — | 68 |
| Terminal Form | — | J-Bend |
| Khoảng nhiệt độ hoạt động | — | 0°C to 70°C (Commercial) |
| Temperature Grade | — | Commercial |
| Erasure Method | — | UV (quartz-windowed ceramic package) |
| Lead-Free Status | — | Lead-free (per distributor listing) |
| Logic Architecture | — | Programmable AND/OR array with macrocell outputs |