EP1810LC-45 vs EP1810JC-35 तुलना

विस्तृत दोनों ओर की तुलना EP1810LC-45 द्वारा Rochester Electronics और EP1810JC-35 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EP1810LC-45 EP1810JC-35
ब्रांड Rochester Electronics Intel
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete Obsolete
Family Altera Classic EPLD —
Device Type EPLD (Erasable Programmable Logic Device) UV-Erasable Complex PLD (UV PLD / CPLD)
Usable Gates 900 —
Macro Cells 48 —
Maximum Inputs 64 —
Maximum Outputs 48 —
Logic Array Blocks 4 —
Propagation Delay (tpd) 45 ns 35 ns (max)
Maximum Operating Frequency 22.2 MHz —
Supply Voltage (Vcc) 5 V (±5%) 5 V (nominal)
Process Technology 5 V CMOS EPROM CMOS
पैकेज 68-pin PLCC (J-lead) —
ऑपरेटिंग तापमान 0 °C to +70 °C (commercial) —
माउंटिंग प्रकार Surface Mount (PLCC socket compatible) Surface Mount (J-Lead)
RoHS स्थिति [DATA_NEEDED: RoHS status of Rochester-sourced part] Compliant (per Altera listing)
Lead-Free [DATA_NEEDED: lead-free finish] —
Device Family — Classic EPLD (EP1810)
Number of Macrocells — 48
अधिकतम क्लॉक फ़्रीक्वेंसी — [DATA_NEEDED: fmax for this speed grade]
Maximum Supply Voltage — 5.25 V (per distributor listing)
Package Type — CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ)
Number of Terminals — 68
Terminal Form — J-Bend
ऑपरेटिंग तापमान रेंज — 0°C to 70°C (Commercial)
Temperature Grade — Commercial
Erasure Method — UV (quartz-windowed ceramic package)
Lead-Free Status — Lead-free (per distributor listing)
Logic Architecture — Programmable AND/OR array with macrocell outputs

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध