EP1810LC-45 vs EP1810JC-35 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP1810LC-45 بذریعہ Rochester Electronics اور EP1810JC-35 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP1810LC-45 EP1810JC-35
برانڈ Rochester Electronics Intel
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family Altera Classic EPLD —
Device Type EPLD (Erasable Programmable Logic Device) UV-Erasable Complex PLD (UV PLD / CPLD)
Usable Gates 900 —
Macro Cells 48 —
Maximum Inputs 64 —
Maximum Outputs 48 —
Logic Array Blocks 4 —
Propagation Delay (tpd) 45 ns 35 ns (max)
Maximum Operating Frequency 22.2 MHz —
Supply Voltage (Vcc) 5 V (±5%) 5 V (nominal)
Process Technology 5 V CMOS EPROM CMOS
پیکیج 68-pin PLCC (J-lead) —
آپریٹنگ درجہ حرارت 0 °C to +70 °C (commercial) —
ماؤنٹنگ ٹائپ Surface Mount (PLCC socket compatible) Surface Mount (J-Lead)
RoHS اسٹیٹس [DATA_NEEDED: RoHS status of Rochester-sourced part] Compliant (per Altera listing)
Lead-Free [DATA_NEEDED: lead-free finish] —
Device Family — Classic EPLD (EP1810)
Number of Macrocells — 48
زیادہ سے زیادہ کلاک فریکوئنسی — [DATA_NEEDED: fmax for this speed grade]
Maximum Supply Voltage — 5.25 V (per distributor listing)
Package Type — CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ)
Number of Terminals — 68
Terminal Form — J-Bend
آپریٹنگ درجہ حرارت رینج — 0°C to 70°C (Commercial)
Temperature Grade — Commercial
Erasure Method — UV (quartz-windowed ceramic package)
Lead-Free Status — Lead-free (per distributor listing)
Logic Architecture — Programmable AND/OR array with macrocell outputs

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں