EPC2L20N vs EPC2L120N তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPC2L20N নির্দিষ্ট Altera ও EPC2L120N নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPC2L20N EPC2L120N
ব্র্যান্ড Altera Intel
ক্যাটাগরি Memory ICs FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস NRND Obsolete
ফাংশন In-System Programmable Configuration PROM for SRAM-based LUT FPGAs —
মেমরি সাইজ 1.6 Mbit —
Programmable Type In System Programmable (ISP) —
Supply Voltage - VCCINT/VCCIO 3.0 V to 3.6 V or 4.5 V to 5.5 V —
প্যাকেজ / কেস 20-LCC (J-Lead), PLCC-20 —
Packaging Tube —
অপারেটিং তাপমাত্রা 0C to +70C (commercial) [DATA_NEEDED: industrial temp range]
Supported FPGA Families Altera APEX, ACEX, Cyclone, FLEX 10K, Mercury (per datasheet) Cyclone, APEX, FLEX, Mercury, ACEX, Stratix
Configuration Interface Serial (Altera FPP / PS configuration scheme) —
Cascade Support Yes (multi-PROM chain via CE control) —
Programming Method In-system via 4-wire ISP / JTAG-style —
মাউন্টিং টাইপ Surface Mount (J-Lead PLCC) —
পিন সংখ্যা 20 —
Lead Finish Matte Tin (Pb-free) —
MSL লেভেল 3 (168 hours) —
RoHS স্ট্যাটাস Compliant unknown
Device Type — Configuration Device for SRAM-based LUT FPGAs
Manufacturer — Intel (formerly Altera)
Family — EPC2 (Enhanced Configuration Device)
Memory Capacity — 165,888 bits (400,000 gates equivalent)
Operating Voltage (VCCIO) — 2.7 V to 3.6 V
5V Tolerance — Yes (5V-tolerant I/O)
Configuration Clock (FPP) — Up to 66 MHz
Configuration Clock (PS) — Up to 33 MHz
Internal Oscillator — 8 MHz with programmable divider
JTAG Interface — IEEE Std 1149.1 compliant, ISP support
Programming Cycles — 100,000 erase/program cycles
Sector Erase Time — [DATA_NEEDED: typical sector erase time]
প্যাকেজ — 84-pin PLCC (J-Lead)
Configuration Schemes — FPP, PS, JTAG, daisy chain

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট