EPC2L20N vs EPC2L120N השוואה

השוואה מפורטת זה לצד זה של EPC2L20N מאת Altera ו EPC2L120N מאת Intel. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.

השוואת מפרטים

פרמטר EPC2L20N EPC2L120N
מותג Altera Intel
קטגוריה Memory ICs FPGA & CPLD
סטטוס מחזור חיים NRND Obsolete
פונקציה In-System Programmable Configuration PROM for SRAM-based LUT FPGAs —
גודל זיכרון 1.6 Mbit —
Programmable Type In System Programmable (ISP) —
Supply Voltage - VCCINT/VCCIO 3.0 V to 3.6 V or 4.5 V to 5.5 V —
מארז / Case 20-LCC (J-Lead), PLCC-20 —
Packaging Tube —
טמפרטורת פעולה 0C to +70C (commercial) [DATA_NEEDED: industrial temp range]
Supported FPGA Families Altera APEX, ACEX, Cyclone, FLEX 10K, Mercury (per datasheet) Cyclone, APEX, FLEX, Mercury, ACEX, Stratix
Configuration Interface Serial (Altera FPP / PS configuration scheme) —
Cascade Support Yes (multi-PROM chain via CE control) —
Programming Method In-system via 4-wire ISP / JTAG-style —
סוג הרכבה Surface Mount (J-Lead PLCC) —
מספר פינים 20 —
Lead Finish Matte Tin (Pb-free) —
רמת MSL 3 (168 hours) —
סטטוס RoHS Compliant unknown
Device Type — Configuration Device for SRAM-based LUT FPGAs
Manufacturer — Intel (formerly Altera)
Family — EPC2 (Enhanced Configuration Device)
Memory Capacity — 165,888 bits (400,000 gates equivalent)
Operating Voltage (VCCIO) — 2.7 V to 3.6 V
5V Tolerance — Yes (5V-tolerant I/O)
Configuration Clock (FPP) — Up to 66 MHz
Configuration Clock (PS) — Up to 33 MHz
Internal Oscillator — 8 MHz with programmable divider
JTAG Interface — IEEE Std 1149.1 compliant, ISP support
Programming Cycles — 100,000 erase/program cycles
Sector Erase Time — [DATA_NEEDED: typical sector erase time]
מארז — 84-pin PLCC (J-Lead)
Configuration Schemes — FPP, PS, JTAG, daisy chain

Datasheets ומשאבים

עיין בכל המוצרים צור BOM בקשת הצעת מחיר