EPC2L20N vs EPC2L120N So sánh
So sánh chi tiết song song của EPC2L20N bằng Altera và EPC2L120N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPC2L20N | EPC2L120N |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | Memory ICs | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Chức năng | In-System Programmable Configuration PROM for SRAM-based LUT FPGAs | — |
| Kích thước bộ nhớ | 1.6 Mbit | — |
| Programmable Type | In System Programmable (ISP) | — |
| Supply Voltage - VCCINT/VCCIO | 3.0 V to 3.6 V or 4.5 V to 5.5 V | — |
| Hộp / Vỏ | 20-LCC (J-Lead), PLCC-20 | — |
| Packaging | Tube | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | [DATA_NEEDED: industrial temp range] |
| Supported FPGA Families | Altera APEX, ACEX, Cyclone, FLEX 10K, Mercury (per datasheet) | Cyclone, APEX, FLEX, Mercury, ACEX, Stratix |
| Configuration Interface | Serial (Altera FPP / PS configuration scheme) | — |
| Cascade Support | Yes (multi-PROM chain via CE control) | — |
| Programming Method | In-system via 4-wire ISP / JTAG-style | — |
| Kiểu lắp đặt | Surface Mount (J-Lead PLCC) | — |
| Số chân | 20 | — |
| Lead Finish | Matte Tin (Pb-free) | — |
| Cấp MSL | 3 (168 hours) | — |
| Trạng thái RoHS | Compliant | unknown |
| Device Type | — | Configuration Device for SRAM-based LUT FPGAs |
| Manufacturer | — | Intel (formerly Altera) |
| Family | — | EPC2 (Enhanced Configuration Device) |
| Memory Capacity | — | 165,888 bits (400,000 gates equivalent) |
| Operating Voltage (VCCIO) | — | 2.7 V to 3.6 V |
| 5V Tolerance | — | Yes (5V-tolerant I/O) |
| Configuration Clock (FPP) | — | Up to 66 MHz |
| Configuration Clock (PS) | — | Up to 33 MHz |
| Internal Oscillator | — | 8 MHz with programmable divider |
| JTAG Interface | — | IEEE Std 1149.1 compliant, ISP support |
| Programming Cycles | — | 100,000 erase/program cycles |
| Sector Erase Time | — | [DATA_NEEDED: typical sector erase time] |
| Hộp | — | 84-pin PLCC (J-Lead) |
| Configuration Schemes | — | FPP, PS, JTAG, daisy chain |