EPM9560RC208-13 vs EPM9560RC208-15 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM9560RC208-13 নির্দিষ্ট Altera ও EPM9560RC208-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM9560RC208-13 EPM9560RC208-15
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Device Family MAX 9000 EPLD —
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 20 —
User I/O Pins 208 —
প্যাকেজ 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Package Code RC208 —
Speed Grade -13 (13 ns pin-to-pin) -15 (15 ns pin-to-pin)
Propagation Delay (tPD) 13 ns —
সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি 125 MHz —
সাপ্লাই ভোল্টেজ 5.0 V 5.0 V
Configuration Technology EEPROM (non-volatile) EEPROM (non-volatile)
Programming Interface IEEE 1149.1 JTAG —
অপারেটিং তাপমাত্রার পরিসর 0C to +70C (commercial) —
মাউন্টিং টাইপ Surface Mount Surface Mount
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead-Free Status [DATA_NEEDED: lead-free status] —
MSL লেভেল [DATA_NEEDED: MSL level] —
Family — MAX 9000
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
অপারেটিং তাপমাত্রা — [DATA_NEEDED: operating temperature range]
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট